A explicação de vários conceitos de fabrico de chips de silício, e a afectação do rendimento de produção no custo

Neste artigo vamos falar de varios conceitos ligados à produção de chips, bem como calcular mais ou menos a diferença de custos na produção do APU da Xbox série X, série S e PS5?

A wafer

Uma “wafer” é o nome dado à “bolacha” de silício sobre a qual os chips electrónicos são fabricados. Ela tem o aspecto da imagem que ilustra este artigo:

Esta bolacha tem o diâmetro de 30 cm (300 mm), sendo que tudo o que é produzido nela é pago de acordo com o espaço ocupado. E nesse sentido a relação entre a área de um chip e o seu preço acaba por ser proporcional.

E esse é igualmente o motivo pelo qual a mudança de litografia para uma menor, traz também reduções no custo de produção, uma vez que com a redução da área usada, cada wafer pode conter mais chips e o custo unitário desce.

Basicamente a relação acaba por ser relativamente linear.

Apesar desta linearidade, há no entanto que se ter em conta outros factores, que podem alterar a mesmo na parte dos ganhos de custos com a mudança de litografia. E esses factores passam pelos custos de produção, que podem alterar, e pelo número de transistores usados que passa igualmente a ser maior por unidade de área.

Nesse sentido a questão da poupança de área pela mudança de litografia, que se deveria traduzir em ganhos lineares no custo, nem sempre acontece.

Mas e dentro de uma mesma litografia, será que podemos dizer que há linearidade de custo de acordo com a área ocupada? Ou seja, um chip de 200 mm2 custa o dobro de um de 100 mm2? Para respondermos a isso temos de explicar outro conceito.

Rendimento  de produção / Yield

Uma coisa que já devem ter ouvido dizer é que o rendimento de produção ou “Yield” é muito maior nos chips pequenos, E isso é uma realidade fácil de compreender.

Durante a produção dos chips, o que acontece usando robots automatizados, podem ocorrer erros na colocação dos transistores. Esses erros não escolhem local para ocorrer, podendo ocorrer em qualquer local da superfície da wafer, apanhando assim qualquer parte de um chip ali presente. E dependendo de onde o erro ocorre, o chip pode ficar inutilizado, ou ter de ver certas partes desactivadas.

Esse é motivo pelo qual nos GPUs há o hábito de se desactivar CUs para se garantir um determinado rendimento de produção. Vamos ver o esquema de um GPU:

A imagem representa o Raio X de um GPU Fiji, e como podemos ver, a maior parte do espaço é ocupado pelas unidades de computação. Um erro em qualquer parte critica do GPU levará o GPU para o lixo, mas felizmente, sendo que mais de 90% do GPU é ocupado pelas Compute Units, a probabilidade maior de o erro ocorrer é exactamente aí. E sendo essas unidades de processamento paralelo, elas podem ser desactivadas, ajudando a que uma maior parte de chips com defeitos possam ser aproveitados.

Naturalmente que este procedimento não implica que o chip seja aproveitável. Não só já vimos que se o erro ocorrer fora das Compute Units o chip vai para o lixo, como pode acontecer o erro acontecer em duas compute units  associados ao mesmo Shader Engine. E por norma o que é desactivado é uma CU por Shader Engine, pelo que esse tipo de erro, não inutilizando o chip, mesmo assim impede que seja usado na utilização inicialmente pensada. Basicamente, isso acontecia, por exemplo, na produção de GPUs com 64 CU, algo que só se pode pensar em fazer quando o processo de fabrico estiver muito maturado, e onde os chips com defeito eram reutilizados como GPUs com 56 CU!

No limite pode mesmo acontecer o chip nem ter erro nenhum, mas mesmo assim ter de desactivar CU na mesma. Será por exemplo o caso da produção de APUs para uma consola onde o chip não tendo outra utilização, ao não ter erros se vê na mesma cortado na funcionalidade.

Mas como é que os erros não afectam tanto os chips pequenos e afectam mais os grandes?

Por dois motivos:

O primeiro é que quando maior o chip, maior a probabilidade de dois erros caírem dentro de um mesmo chip, inutilizado-o.

O segundo é que com chips maiores temos menos chips produzidos por wafer. Isso quer dizer que 1 chip inutilizado não tem o mesmo peso percentual na produção. Se em toda a superfície da wafer só houvesse um erro, e estivéssemos a produzir chips pequenos ao ponto de a wafer conter 100 deles, a rentabilidade da produção era de 99%.

Mas com chips maiores onde só coubessem 10 chips (e estamos a falar teoricamente só para dar o exemplo), 1 chip defeituoso representaria uma quebra de 10% na produção.

Porque 1 = 1% de 100, mas tambem 1=10% de 10.

Daí que não é pelo facto de o chip ser maior que seja mais propício a erros. O número de erros não depende do tamanho do chip, mas como acabamos de ver, afecta mais o rendimento de produção de chips grandes, do que de chips pequenos.

Estamos agora em condições de responder à questão que ficou no ar. Será que dentro de uma litografia há linearidade de custo com a área ocupada?

Como vimos sim, a nível de custo na wafer há linearidade. E ela seria uma realidade se o rendimento de  produção ou yield fosse de 100%.

Mas na realidade não é, e dentro da wafer há chips que não são aproveitáveis. Nesse sentido os chips maiores acabam por sair mais caros a produzir, porque sempre que há um erro que inutiliza um chip a quebra de rendimento é superior nos chips maiores. E isso tem uma implicação directa no preço a que serão vendidos os outros.

Basicamente o custo do chip tem a ver com a rentabilidade da produção ou yield e com o tamanho do chip.

Vamos tentar ver quando pode custar um APU para uma XsX, uma XsS  e uma PS5.

Para isso precisamos de saber quanto fica uma wafer de silicio cheia de chips a 7 nm, e a informação que obtivemos nas nossas pesquisas foi uma referência de um membro do Beyond 3D que refere que o seu custo rondaria os 11 mil dólares. Não podemos confirmar este valor como correcto, pelo que ele servirá apenas de referência, e permitirá calcular a diferença percentual de preços entre os APUs de cada uma das consolas.

Dados conhecidos:

Área do APU da XsX – 360 mm2

Área do APU da XsS – 197 mm2

Área referenciada do APU da PS5 –  perto de 300 mm2

Como já perceberam, a área do APU da PS5 não é certa, pelo que estes valores terão de ser de referência. Eventualmente, uma vez conhecido este valor, podem consultar este artigo e refazer o cálculo, para obterem a diferença correcta.

Área da waffer = Pi*r^2 = ou Pi*1050^2 = 70 685,83470577

Temos de ter agora em conta que cerca de 25% da área da wafer, a ser impressa, daria origem a chips incompletos. Isso deriva do facto de a wafer ser redonda e os chips serem quadrados. E nesse sentido, uma wafer optimizada para custos terá um aspecto diferente da de cima, onde os chips dos cantos seriam para o lixo por estarem incompletos.

Aqui vemos duas wafers com aspecto bem diferente. A da esquerda está optimizada para produção, reduzindo custos. A da direita tem uma boa quantidade de chips incompletos nos cantos que serão deitados fora.

Se se notar que a nível de rendimento de produção, os chips incompletos não são nunca contabilizados. No entanto sai mais económico não os imprimir do que imprimir e deitar fora, apesar que não por uma margem grande pois o custo da wafer é basicamente o mesmo, e o espaço perdido vai depender da dimensão do chip impresso. Basicamente a área útil está lá, o seu uso ou não não depende do fabricante mas das especificações do chip, algo que terá de ser um custo assumido pelo cliente.

É quase como dizer : “A área está lá, você não a usa por sua culpa”.

Basicamente dividindo a área da Wafer pelas áreas dos chips das três consolas, teremos:

XsX = 196 chips por waffer
PS5 = 235 chips por waffer
XsS = 358 chips por waffer

Retirando 25% dos chips por estes corresponderem a chips que estão incompletos, ou não são impressos, ficamos

XsX = 147 chips
PS5 = 176 chips
XsS = 268 chips

Ora com uma wafer de 11 mil dólares, caso tivéssemos um rendimento de produção de 100%, cada chip ficaria a:

XsX = 74,8 dolares
PS5 = 62,5 dolares
XsS = 41 dolares

Mas na realidade isto vai depender do rendimento de produção. Porque os chips vão ter de pagar a wafer e a margem de lucro do fabricante, daí que estes valores podem mudar.

Qual o rendimento a considerar?

Em 2019 a TSMC deu a conhecer os seguintes dados:

Navi 10: ~80% Yield of fully working parts.
Zen2 Chiplet: ~94% Yield of fully working parts.

Basicamente nessa altura os GPUs tinham um rendimento de 80%.  E se tomássemos esse valor como referência teríamos então:

XsX = 93.2 dolares
PS5 = 78,57 dólares
XsX = 51,4 dólares

Ora como dissemos não podemos afirmar que 11 mil dólares seja o valor correcto, e nem nos interessa saber. Mas por aqui percebemos uma realidade que é universal, a diferença de preços entre o APU da PS5,caso se confirma a 300 mm^2, e os APUs das restantes consolas

Assim o APU da XsX custa 18,2% mais a produzir que o da PS5.  A PS5 por sua vez custa mais 52% a produzir que o APU da XsS.

E estes números, a confirmarem-se são curiosos. Porque segundo eles a PS5, que tem 157% mais Tflops que a XsS, custa mais 52% a produzir, justificando o custo extra.

Já a Xbox série X entra zona de ganhos decrescentes, pois ela custa 18.2% mais a produzir, para obter basicamente os mesmos 18,2% mais de performance teórica máxima. 1141

Percebe-se assim claramente que a se conseguir mais performance do chip o aumento da área (mais CUs) não era a solução mais económica.